台积电推出20奈米参考流程

【新唐人2012年10月9日讯】(中央社记者张建中新竹9日电)晶圆代工台积电今天宣布,推出支援20奈米制程与CoWoS(Chip on Wafer onSubstrate)技术的设计参考流程。

台积电表示,随着设计参考流程推出,目前在开放创新平台(OIP)架构中支援20奈米与CoWoS技术的设计环境已准备就绪,将可协助客户实现下一世代晶片设计。

台积电指出,20奈米参考流程采用现行经过验证的设计流程,协助客户实现双重曝影技术,藉由双重曝影技术所需知识的布局与配线、时序、实体验证及可制造性设计,电子设计自动化厂通过验证的设计工具能够支援台积电20奈米制程。

通过硅晶片验证的CoWoS参考流程则能够整合多晶片,支援高频宽与低功耗应用,台积电表示,将可加速三维积体电路设计产品的上市时间。

相关文章
评论